








A Study on Higher Performance Lateral-Diffused-MOSFET for  
High-Voltage Integrated Circuits 
ABSTRACT：To offer technical advantages in medical and automotive electronic devices,    
semiconductor’s technologies integrating power devices, which generate the source of power 
to various loads by controlling high voltage supply, are required. High-voltage lateral 
diffused MOS (LDMOS) FET technology is widely expected by the feature of enabling 
integration of power device and low-voltage CMOSFETs in power integrating circuits 
(ICs). A characteristic of higher breakdown voltage could be achieved by the lower 
electric field laterally with lower doping concentration in the drift region. Therefore, to 
lower the on resistance (Ron) per unit area is a large issue to realize a higher-quality IC. 
Especially, in medical ultrasound diagnosis system, power IC technology based on 
+/-100 V LDMOSFET devices have been expected as one of the solution for realizing 
high-accurate diagnosis, downsizing equipment, and lower cost. Higher performance of 
LDMOSFETs is necessary for realizing functions of +/-100V pulse transmitter to drive 
the piezo actuator effectively and switching mode of transmitter or receiver with 
high-speed. We have thus proposed the novel structure with drift layer assisting the 
reduced surface electric field (RESURF) effect, to overcome the conventional trade-off of 
Ron and breakdown voltage (BVoff). With the study using device simulation, quite lower 
Ron maintaining high BVoff could be achieved. And, the problem of performances’ 
degradation by the stress of high-voltage and high-temperature could be improved by 
the analysis focusing on charge trapping phenomenon at the interface of a local 
oxidation of silicon (LOCOS) and Si with the Infrared absorption spectroscopy (IRAS). 
Then, robust LDMOSFETs with stable performances against a severe electrical stress 
could be materialized. 
 Chapter 1 shows an introduction of this study. The importance of LDMOSFETs in 
power ICs were described. And, expected characteristics and challenges to realize 
high-quality ICs were analyzed in detail. 
 In chapter 2, target of study was set on lower Ron of LDMOSFET which generates the 
higher quality function of +/-100V pulse transmitter for widely used medical ultrasound 
diagnosis system with the feature of non-destructive and real-time analysis. In a 
conventional LDMOSFET, a transmitter noise caused by asymmetric performance, 
which was generated by the higher Ron of p-channel LDMOSFET than that of n-channel 
LDMSOFET, was the factor for degrading the accuracy in sensing device. Therefore, 
this study focused on the lower Ron of p-channel and realizing symmetric ID-VDS curve 
trace to the n-channel LDMOSFET. At the channel region, shrinking channel length is 
an effective solution against the lower mobility of hole than the electron of n-channel 
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LDMOSFET. Then, the structure constructed with an additional counter implantation 
based on a self-aligned process was proposed. At the drift region, increment of doping 
concentration maintaining high RESURF effect is an effective solution for lower Ron 
with high BVoff. So, structure with the multi-P/P- drift layer promoting reduced surface 
area vertically was proposed. With a process improvement approach using the device 
simulation, reduction of Ron by 20% in a linear region and 55% in a saturated region was 
achieved, and then 3080 mohm･mm2/260 V of Ron/BVoff, which is superior performance 
than any previous reported 200V class lateral p-channel device and the nearest to the Si 
theoretical limit, could be obtained. And then, +/-100V pulse transmitter function with 
symmetric bipolar waveform was materialized in a novel IC constructed with improved 
p-channel performance having a symmetric ID-VDS curve trace to the n-channel 
LDMOSFET. 
 In chapter 3, problem on a performance degradation by high-voltage and 
high-temperature stress was shown firstly, and then a root-cause analysis was focused 
on. Using a device simulation modeling the high-electrical stress condition on the 
developed p-channel LDMSOFET, the existence of electrons assisted by the high electric 
field near the interface region of LOCOS and Si over the drift layer was revealed. 
Moreover, using multiple internal reflection IRAS (MIR-IRAS) with electron plenty 
n-type Si, the surface condition change at the Si/oxide interface when the high voltage 
stress applied in metal oxide silicon (MOS) structure was analyzed in detail. Then, a 
phenomenon of the infrared absorbance shift in 1435 cm-1 of wavenumber which excites 
0.18eV of energy was observed, thus the electron trap phenomenon at the oxide/Si 
interface promoted by high electric field could be revealed. Based on this analysis, 
mechanism of LDMOSFET performance shift was established; generated electrons by 
the impact ionization were trapped at the interface of Si/oxide, and then shift the 
carrier profile of drift and Ron of the p-channel LDMSOFET. 
 In chapter 4, countermeasure of performance shift problem in the p-channel 
LDMOSFET was studied. Firstly, using the MIR-IRAS, threshold condition of electron 
trap generation regarding an electron concentration and a vertical electric field at the 
Si/oxide interface was discovered. Next, using a device simulation, the device structure 
with a longer and optimized gate poly-Si plate which suppresses generated electrons by 
the impact ionization under the threshold condition was designed. With a novel 
structure, shift of Ron and capacitor characteristics between drain and gate terminal 
(CDS) suppressed less than 3% from the initial. Then, a reliable IC, based on developed 
robust p-channel LDMSOFET against a severe electrical stress, could be materialized.  
 In chapter 5, a feasibility study on a novel LDMOSFET which was driven with high 
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gate voltage was focused on. The creation of this device was estimated to be an effective 
solution for more integrating switching function of transmitter and receiver mode in an 
ultrasound diagnosis system. In a proposed structure with applying a thick field oxide of 
LOCOS as the gate oxide, issue was in higher gate oxide dielectric breakdown voltage 
(BVGS) at the higher slew rate condition of VGS. With the conventional LOCOS, 
degradation of BVGS was revealed in a high-speed transient time of VGS, which was 
caused by the charge injection current to the parasitic trap in the LOCOS. By applying 
the fluorine implantation process to the gate oxide of LOCOS, the effect of suppressing 
charge injection to the LOCOS was revealed. Then, BVGSS over 300 V with high-speed 
condition was achieved, then a high-voltage and high-speed switching function 
constructed with developed high-voltage gate drive LDMOSFETs was materialized.  
 Chapter 6 shows an conclusion of this study. Accomplishments in this study were 
summarized. 
 In this study, we have proposed novel LDMOSFETs structures and accomplished the 
realization of innovative LDMOSFETs having high-output characteristics and the 
robustness against the severe high-voltage and high-temperature stress by the 
optimization of a channel and a drift structure. The obtained knowledge will supply the 
important indication for making many power devices more integrated and efficient. 
Moreover, we hope this will provide one of the best solutions for making medical, 
automotive, and industrial hardware which support the social infrastructure higher- 
performance, and will realize the healthier, safer, and energy-saving society in the 
future. 
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ンプレーナ IC 技術へと発展した。その後 1963 年には、今日の LSI（Large Scaled 
















































































 図 1-2に、世界最大規模のパワーデバイスに関する学会である ISPSD（International 
Symposium on Power Semiconductor Devices and ICs）にて発表されたパワーIC関
連技術の発表数の推移と、全発表数に占める割合を示す。また発表技術の耐圧を 100V
未満、600 V未満、600 V以上、の 3つの領域に分類した。2007年以降、高耐圧 IC関
連の発表数は上昇し、現在約 3割を占めるに至っている。これは上述した背景に因るも
のと考えられる。主に耐圧 100 V 未満の技術において、発表件数が多く、これは、車
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ワーデバイスが求められる。そこで、高耐圧横型拡散 MOSFET(Lateral Diffused 
























図 1-3 低圧微細MOSFETsと高耐圧 LDMSOFETsの断面図と特徴 
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Diffused MOS）プロセス技術と呼ばれる。また、埋め込み酸化膜 BOX（Buried Oxide）
有する SOI（Silicon On Insulator）基板と、Siをエッチングした後に絶縁体を埋め込





























































図 1-4 LDMOSFETの断面図と構成領域の定義 















                  (1.1) 
が成立する。ここで NDは、ドナーの不純物濃度、WDは、接合からの空乏層長である。
この際に印加される電圧は、 
               
2
maxWEV =                       (1.2) 
であり、電界が臨界電界 Ecに達した際の電圧、即ち耐圧 BVを決めるパラメータはド
ナー濃度NDと空乏層長WDであり、下記式で表わされる。 











=                       (1.4) 
アバランシェ降伏の臨界電界 Ecは、半導体材料により決まる値であり、Siにおいては、
3.0×105 V/cmである[11]。また近年注目されておる高臨界電界有する化合物半導体に
おいて、例えば SiCにおいては、2.5×106 V/cmである[12]。定格の耐圧 BVが決まる
































ε                    (1.6) 
となる[11]。単位面積あたりの電荷 Qchをもつ反転層中の電子が速度 v [cm/s]で移動する
と、反転層を流れる電流密度 J [A/cm]は、 
vQJ ch=                                   (1.7) 
となる。 電子速度 v は電子の移動度 µnを用いて 
      
L
V
Ev DSnn µµ ==                             (1.8) 
と表せる。ここで E はドレインドリフト領域端部－ソース間の電圧による横方向の電































=                       (1.9) 
電流密度とドレインドリフト領域－ソース間電圧の関係が導出できたので、


























（ii）ドリフト抵抗 Rdrift  ドリフト抵抗は先に述べた電界緩和させ耐圧を得る領域であ
り、不純物ドナー濃度NDとドリフト長WDより、以下の通りに表わされる。 
          DqNQ =  
QvJ =  
EQµ=  




























 図 1-7、1.8 に、学会 ISPSD で報告された N チャネル LDMOSFET、P チャネル
LDMOSFET の性能を、縦軸を単位面積当たりのオン抵抗 Ron,sp に、横軸をオフ耐圧









































































図 1-7 先例文献Nチャネル LDMOSFETにおける 
    単位面積当たりのオン抵抗(Ron,sp)とオフ耐圧(BVoff) 
       (右図:0～100 V領域の拡大図) 
図 1-8 先例文献 Pチャネル LDMOSFETにおける 
    単位面積当たりのオン抵抗(Ron,sp)とオフ耐圧(BVoff) 




ここで Si limitとは、ドリフト領域の抵抗 Rdriftが、(1.12)から決まる理想式より導出し











































低下の副作用が生じる。上述した現在の市場要求が伸びている 100 V 以上の高耐圧領
域においては、耐圧を得るためのドリフト領域が長いため本傾向が顕著であり、Si-limit
を目指した耐圧とオン抵抗の面積効率の向上が求められている。 
 さらに、同図に示すように、100 V 以上の高耐圧 LDMOSFET においては、ドレイ
ンと電気的に接続したドリフト領域とゲート電極の絶縁性を保つために、厚い酸化膜で
ある LOCOSが存在する。アプリケーション回路において、ドレインに高電圧がかかっ























































































第3章 - 特性変動メカニズムの検証 -
第4章 - 高信頼化構造の構築 -
3. LDMOSFETのさらなる高出力化技術の検討
第5章 - 新コンセプト：高電圧ゲート駆動型構造 -
高性能 高耐圧LDMOSFET
技術基盤
図 1-10 ISPSD’11～’14において発表された Nチャネル LDMOSFET(Si)の性能、 
及び本研究の目的 





















 本論文は、第 1 章「序論」、第 2 章「高耐圧横型拡散 MOSFET 高出力化の検討」
第 3章「高電圧ストレス起因の特性劣化に関する課題、及び赤外吸収分光法を用いた現
象解析」、第 4章「高耐圧横型拡散MOSFET 高信頼化の検討」、第 5章「高電圧ゲー




た。従来の LDMOSFET においては、正孔と電子の移動度差異から、P チャネル型が
Nチャネル型に対しオン抵抗が高く、正負非対称出力起因のノイズが、高感度化を妨げ
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第２章  高耐圧横型拡散MOSFET 
高出力化の検討 
 

























































































































図 2-1 超音波診断システムを構成する機能ブロック図 









































2. 2 高出力化に向けた課題 














































図 2-3 ±100VLDMOSFET動作と送信信号の関係 
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の信号が入った場合、出力端子から、N チャネル MOSFET のドレイン-ソース間を伝
って-100V 電源に電流が流れ、出力端子の電位は、-100 V となる。ここで上段のＰチ
ャネルMOSFETは、ドレインに出力端子の-100 V、ソースに電源線の+100 Vが給電
され、NチャネルMOSFTと同様に 200Vの耐圧が要求される。以上より、5 Vの入力

































  1. 耐圧が 200 V以上であること  



























































図 2-5 従来型 LDMOSFETの断面図 





 次に、従来の LDMOSFETにおける問題点を示す。図 2-5は、従来型 Pチャネル/N




イン層を P 型としてホールを電流キャリアとした素子ある。一方、N チャネル
LDMOSFET においては、ウェル層を P 型、ソース、ドリフト、ドレイン層を n 型と
して電子を電流キャリアとした素子である。ここで従来構造においては、電子、ホール
のキャリア移動度の差異から、P チャネル LDMOSFET のオン抵抗が、N チャネル
LDMOSFETのオン抵抗に高いという特徴を有していた[10]。 
図 2-6に、従来の Pチャネル/Nチャネル LDMOSFETにおける ID-VDS波形を示す。 
P チャネル LDMOSFET は、N チャネルに対し、オン抵抗が高いが故に、低い出力性

































図 2-7 に、本研究、本章の目標を示す。Pチャネル LDMOSFETのオン抵抗を 20%





2. 3 新構造の提案 








Vth の低減があり、デバイスシミュレーションにより、安定な Vth を導出できるチャネ
ル長、即ち追加する P型不純物のインプラドーズ量を設計した。 













ID- VDS 特性 送信信号
Pチャネル Nチャネル
理想


























































図 2-8 Pチャネル LDMOSFETにおける    










図 2-9  従来型構造における高電圧印加時の等電位線分布  
    上図：低濃度ドリフト層、下図：高濃度ドリフト層 
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一般的には RESURF(Reduced SUrface electric Field)効果と呼ぶ。空乏層領域を増加
させ、より高耐圧な特性を得るには、下記式に従い、ドリフト領域内部の不純物濃度
NDを低下させることが有効である[11]。 
                  =  	











































示す。(1)埋め込み酸化膜が存在する N型 SOI基板に対し、(2)LDMOS のゲート-ドレ
イン間の電界を緩和する用途、及び低圧系の素子絶縁膜であるフィールド絶縁膜の
LOCOS を選択的に形成する。(3)その後、LDMOSFETの電界緩和層である N 型ドリ























表 2-1 Pチャネル LDMOSFETの高出力性能化に向けた 
     課題及び設計内容 
30 
 






レイン、ソース層として形成する。ここで高濃度層は 5VCMOSFET と LDMOSFET
は同一の工程、プロセス条件で、同時に形成する。(9)次に隣接した LDMOSFET及び
CMOSFET 間を分離するためのアイソレーション層である DTI(Deep Trench 





































図 2-10 Pチャネル LDMOSFETを含むプロセスフローと 
     高性能化に向けた改良検討工程 
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図 2-11 Pチャネル LDMOSFETのチャネル領域における 
    製造工程(上図)と、不純物濃度プロファイルのシミュレーション結果(下図) 
図 2-12 提案型 Pチャネル LDMOSFETにおける 





































































図 2-13 提案型 Pチャネル LDMOSFETにおける自己整合チャネル 
形成用 P型インプラドーズ量と Vthの相関、シミュレーション結果 




































2.4.2 高効率電界緩和マルチ P/P-ドリフト領域の構築 





























図 2-15 提案型 Pチャネル LDMOSFETの断面図(上図)、 
及びドリフト領域における深さ方向の不純物濃度分布の設計結果(下図) 

































































































































 VGS = -5.0 V






































ルチ P/P-ドリフト構造において、オン抵抗を 20%低減した効果である。 
0 V -200 V
従来構造 マルチP/P- ドリフト
(新構造)




(Ta = 300 K)







とで、P チャネル LDMOSFET の出力性能向上をデバイスシミュレーションにより検
討した。チャネル領域においては、P型不純物をチャネル領域に隣接する領域に追加イ
ンプラにより形成し、さらにそのドーズ量を最適化することで、短チャネル効果による





























図 2-18 マルチ P/P-ドリフト層を適用した提案型 Pチャネル 
LDMOSFET の ID-VDS特性、シミュレーション結果 
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2. 5 試作結果と効果 
 2.3 章のデバイスシミュレーションにより構築した P チャネル LDMOSFET を試作
し、特性を実測した結果を示す。 
図 2-19 に、単位面積当たりのオン抵抗、及びオフ耐圧の実測結果を示す。ここでオ
ン抵抗は、室温、VGS = -5 V、VDS = -0.1 Vの条件で評価を行った。またオフ耐圧は、
室温条件にて、ドレイン電位を 0 Vに固定し、短絡したソースとゲートを上昇させ、ア
バランシェ降伏電圧を評価することで得た。従来の 3850 mohm・mm2/252 Vのオフ耐

















































 VGS = -5.0 V
 Ta = 300 K
実測結果






同図には、Si の理論限界を示すトレードオフラインと、過去報告された P チャネル































































図 2-20 本研究により得た新型 Pチャネル LDMOSFET、及び Nチャネル 
LDMOSFETの ID-VDS波形、実測結果  (上図：評価方法) 
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 図 2-20は、ICに積載する LDMOSFETサイズにおける ID-VDS出力波形の実測結果
を示す。同図には P チャネル/N チャネル両 LDMOSFET により得られた結果を示す。
本評価は、室温、|VGS| = 5 V、を印加した状態で、ドレイン－ソース間を 0 Vから、
-200 V、+200 Vへ挿印する条件にて評価を行った。ここで LDMOSFETのWサイズ
は飽和性能を一致させる様調整を行った。また評価においては、高温高電流による、素
子発熱を抑制する目的で、各ポイントの電流印加時間を 500 nsec.とするパルス評価に











2.6 新型高電圧パルス生成機能 ICの性能 
以上のチャネル領域、ドリフト領域の最適化設計により、高出力性能を有し、かつ N
チャネル LDMOSFET と対象性能を得る P チャネル LDMOSFET を実現した。本
LDMOSFETを適用し ICを試作した。表 2-2は、本プロセスで混載したデバイス種を
一覧化したものである。ノイズやサージ耐性の高い SOI基板上に DTIにより素子分離
が可能なプロセスである。CMOSFETは、5 Vで動作するもので、ゲート長は 0.8 um、







































Process, Device Feature, Rating
Substrate SOI
Isolation DTI, LOCOS
LV MOS rating 5V (2.0 µm gate-pitch)
HV N-ch LDMOS (rating) 
VGS = 5 V
35V, 100V, ±100V
HV P-ch LDMOS (rating) 
VGS = -5 V
35V, ±100V
Diode Zener: 5.5V , LV,  HV: 35V, 200V
BJT NPN: hFE=50, PNP: hFE=37 
Resistor Poly-Si: 44Ω/sq.






表 2-2 開発したプロセスが混載するデバイス種一覧 
Max. rating: +105 V







図 2-21  本研究により得た新型 
Pチャネル LDMOSFETから 
構成される新型 ICの外観図 


































2nd harmonic distortion of
pulse cancellation  
fft([A+B], 2*f 0) – fft([A], f 0)    
[A]




















図 2-23  本研究により実現した新型 ICの送信信号波形(左図)と 




示す。(a)は従来の Pチャネル LDMOSFETを搭載した従来 ICにより生成された信号
波形であり、(b)は本研究で得られた高出力性能 Pチャネル LDMOSFETを搭載した新







量 HDPC2 (2nd harmonic distortion of pulse cancellation)は、下記式で導出されるが、 
  2 =  + , 2 ∗  − ,                 (2.2) 




















2.7 第 2章結論 
 第 2章では、非破壊検査、リアルタイム解析の特長から医療用診断装置として広く使
用されている超音波診断システムのさらなる高感度化と機能の拡充化を目指すべく、振
動子駆動用±100 V パルス信号を生成する LDMOSFET の性能向上を研究目標に設定
した。従来の LDMOSFET においては、正孔と電子の移動度差異から、P チャネル型
が N チャネル型に対しオン抵抗が高く、正負非対称出力起因のノイズが、高感度化を







し、飽和領域の性能を 55%、線形領域の性能を 20%向上し、N チャネルと対象な出力
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第３章  高電圧ストレス起因の特性経時劣化に 
関する課題、及び赤外吸収分光法を用いた現象解析 
 
3. 1 背景 
























































図 3-2 Si表面の局在準位(左図)と、酸化膜/Si界面準位へ電子トラップが 






 図 3.3は、先例研究により報告された、ゲート負バイアスでの Vthの劣化現象を模式







































































図 3-3 NBTI現象の概要とメカニズム 



































3. 2 高温・高電圧ストレス起因の特性経時劣化に関する課題 
 第 2章で検討した従来の Pチャネル LDMOSFET、及び高出力性能有する Pチャネ
ル LDMOSFET に対し、図 3-5 に示す評価回路にて高電圧ストレスを印加し、その際
の特性安定性を評価した。ここで、ストレス条件は、ドレイン-ソース間に高電圧、こ
ストレス条件











(VDS = 20 V)
VGS = -5 V

























ストレス: 125 degC, 200 V
実測結果
図 3-6 高電圧・高温ストレス累積時間に対するオン抵抗性能の、初期からの変動率 




印加時の温度を 125 ℃とした。また素子特性のサンプルリングは、25 ℃でのオン抵抗
(Ron)、飽和電流(Ids)とし、累積ストレス時間依存性を評価した。ここで、オン抵抗は、












を実測評価した。評価対象は、第 2 章で実現した高出力性能有する P チャネル























































図 3-8 Ron変動率の 
    ストレス電圧依存性 
       (ストレス時間: 900 sec.,  
ストレス温度: 125 ℃) 
図 3-9 Ron変動率の 
    ストレス温度依存性 
       (ストレス時間: 900 sec.,  



















































































 図 3-12 は、デバイスシミュレーションにおいて、特性経時変動のみられた高電圧、
高温条件を模擬し、その条件化での Si 内部における発生電子濃度と、本素子のリーク
特性を計算した結果である。ここでストレス条件は、(a)200 V、25 ℃、(b)200 V、125 ℃
とした。(b)の条件において、E19 cm-3オーダーに達する高濃度な電子の発生を Siの表
VDS = -200 V
Ta = 25 degC
VDS = -200 V













































Ta = 125 degC
内部状態の観察 内部状態の観察
(リーク特性) (リーク特性)
図 3-12  Pチャネル LDMOSFETの生成電子濃度プロファイルと、 
     ドレインーソース間リーク特性、シミュレーション結果 
(a) 25 ℃  (b) 125 ℃ 
(a) 
      
(b) 








界面であり、界面から深さ方向 5 nmに渡りこの E19 cm-3オーダーが観測されている
ことから、この 5 nmにおいて単位を単位面積当たり[cm-2]に変換すると、 
            ][127.3][5][195.1 23 −− =× cmEnmcmE          (3.1) 
と変換され、2.1に述べた一般的に存在するとされる SiO2/Si界面における準位の密度、






























































































図 3-13  Pチャネル LDMOSFETにおける 
高電圧、高温ストレス起因の特性経時変化、推定メカニズム 
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図 3-14  原子間結合のモデル 
      









面の反応の解析など、その用途は幅広く、特に in-situ 測定に適している。 
 赤外光の透過率スペクトルT は 
0/ IIT =                              (3.6) 
の式で与えられる。ここで、I は試料の、 0I はブランクの透過光強度である。このとき、
分子吸光係数E と、分子密度 0n と試料の厚さ lの間には、Lambert-Beer の法則が成り
立っていて 
              
EnlT −=10                              (3.7) 
と表される。このとき吸光度 Aは 
EnlTA =−= )log(                 (3.8) 
となり、測定データから定量分析が可能となる[13,14]。 
 一方で、光を電磁波として考えると、光の波長λに依存した吸光度が導かれる。真空





vtiAE −=              (3.9) 
ここで Aは振幅、ｖは振動数、tは時間、λは波長である。媒体が光を吸収する場合に
は、次の複素屈折率を導入する必要がある。 
iknn −=                   (3.10) 
nは通常の屈折率であり、kは吸収を表わす定数(吸光指数)である。真空中の波長をλ0










AE −−=       (3.11) 
という関係が導かれる。この式から明らかな様に、吸収のある場合には、振幅は exp(-2
πkx/λ0) に比例して減衰する。光の強度は振幅の 2乗に比例するので、x = lでの強度











































π2=                                       (3.14)  
で表す。ビームスプリッタから固定鏡を経由して検出器に向かう光束の光路長を 1x 、ビー 
ムスプリッタから可動鏡を経由して検出器に向かう光束の光路長を 2x とすると、検出器D 
に達する干渉光束は 














                            (3.15) 
( r : ビームスプリッタの振幅反射率、t : ビームスプリッタの振幅透過率、 x：光路差 









                                       (3.16) 
( 00 RTIIttrrB ==
∗∗
、 0I ： 入射光の強度、R ： ビームスプリッタのエネルギー反射 
率、T ：ビームスプリッタのエネルギー透過率） 
と表される。 





)2cos1)((2)( υπνυ dxBxI                        (3.17) 





2cos)(2)( υπνυ xdBxF                         (3.18) 
















































その 1つである、多重内部反射型赤外吸収分光法(Multiple internal reflection infrared  





図 3-15  マイケルソン干渉計の構造 
      








































図 3-16  多重内部反射型赤外吸収分光法と Siプリズム 










全反射とエバネスセント場 図 3-17のように、屈折率 1n の物質から屈折率 2n の物質へ
光が入射する事を考えられる。スネルの法則より、 



















−⋅−⋅ ×==      (3.23) 
と表せる。また、入射角が 








θ −t であり、透過光は界面に沿って進行することになる。こ 













=− ＞1               (3.25) 
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と表せる。すなわち、屈折波が x方向のみに伝搬し、z方向には指数関数的に減少する。例 
えば、エバネセント場の中に波長 aλ の赤外光を吸収する吸収体が存在すると、波長 aλ にお 






































図 3-17  全反射とエバネッセント波 
      
      
図 3-18  測定に用いた光学系写真 
      


















基板： FZ-N (n型) Si (100) 
ドーパント： リン 






出来上がり膜厚：約 80 nm 
また、赤外光路上において、金属の存在による赤外光の異常反射を防止するため、金属
が存在せぬよう、蒸着金属をパターニングした。 


















































































図 3-19  電圧印加による酸化膜/Si界面の状態変化の検証、実験方法 
図 3-20  電圧印加と測定シーケンス 
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3. 5 実験結果 
3.5.1赤外吸収スペクトル、リファレンス波形 













































































3.5.2 高 電 圧 ス ト レ ス に お け る 赤 外 吸 収 ピ ー ク の 観 察  (287V 
LDMOSFET LOCOS酸化膜厚換算) 
 図 3-23は、電圧ストレス印加後の赤外吸収スペクトルを示す。ここで印加電圧は 40V








図 3-22 Si基板(電圧印加無し)の透過赤外光強度分布 
        (1250 cm-1 ～ 1550 cm-1の拡大図) 







































加時に観測した 1435、1355、1285 cm-1の 3 つのピークが電圧切断、時間経過後も残
存したことを確認できる。 












































































































1435 cm-1 1355 cm-1 1285 cm-1
図 3-23 40Ｖ(LDMOSFETLOCOS酸化膜 287Ｖ相当) 
印加時の赤外吸収スペクトルの推移 
      
図 3-24 電圧ストレス切断後の 
赤外吸収スペクトルの推移 
      
図 3-25 電圧ストレス切断後 
        120分経過後の赤外吸収スペクトル 







































































































図 3-26 40Ｖ(LDMOSFETLOCOS酸化膜 287Ｖ相当) 
印加時の赤外吸収ピーク(1435cm-1)の時間推移 
      
図 3-27 電圧ストレス切断後 
赤外吸収ピーク(1435cm-1)の時間推移 
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3.5.3 低 電 圧 ス ト レ ス に お け る 赤 外 吸 収 ピ ー ク の 観 察  (143V 
LDMOSFET LOCOS酸化膜厚換算) 
 図 3-28は、電圧ストレス印加後の赤外吸収スペクトルを示す。ここで印加電圧は 20V














































































































1435 cm-1 1355 cm-1 1285 cm-1
図 3-28 20Ｖ(LDMOSFETLOCOS酸化膜 143Ｖ相当) 
印加時の赤外吸収スペクトルの推移 
      
図 3-29 電圧ストレス切断後の 
赤外吸収スペクトルの推移 
      
図 3-30 電圧ストレス切断後 
        120分経過後の赤外吸収スペクトル 






































図 3-31 電圧印加時の赤外吸収ピーク(1435 cm-1)の時間推移 
      
      
図 3-32 電圧ストレス切断後 
赤外吸収ピーク(1435 cm-1)の時間推移 




















































































図 3-34は、電圧ストレス印加後の赤外吸収スペクトルを示す。ここで印加電圧は 40 



















































  ・電圧ストレスによる酸化膜/Si界面の状態変化は、温度加速性を有し、 






















































































図 3-34 40Ｖ(LDMOSFETLOCOS酸化膜 287Ｖ相当)、 
85℃印加時の赤外吸収スペクトルの推移 
      
図 3-35 電圧、高温ストレス切断後の 
赤外吸収スペクトルの推移 
室温評価 
      
図 3-36 電圧ストレス切断後 
        120分経過後の赤外吸収スペクトル 
    室温評価 











































































































































図 3-37 電圧印加時の赤外吸収ピーク(1435cm-1)の時間推移 
      
      
図 3-38 電圧ストレス切断後 
赤外吸収ピーク(1435cm-1)の時間推移 
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3. 6 結果の考察、及び特性変動メカニズムの構築 
3.6.1 観測した赤外吸収スペクトルの現象解釈 




した。形成される MOS 基板に対し、電圧を印加するため、MOS 領域から離れた領域
に基板コンタクト様の高濃度 N+層を形成し、基板とのオーミック接合を形成した。ま
た、本計算は室温状態で実施した。 
 図 3-40、3-41に、電圧を 40 V金属に印加した際の等電位線分布と電子濃度プロファ






































































































図 3-39 界面における電子蓄積濃度を計算した構造、 
及びドーピング濃度プロファイル 




















































































図 3-40 電圧印加時の深さ方向電子蓄積プロファイル (右図：界面領域拡大図) 
図 3-41 電圧印加時の深さ方向電界プロファイル    
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 図 3-42 に、3.5.1、3.5.2 にて実測した、赤外吸収ピーク量の印加電圧依存性と、上
記で計算した酸化膜/Si 界面の電子濃度をプロットした。ここで、赤外吸収ピークの波







































































































































 図 3-43は、N型 Siの酸化膜界面におけるエネルギーバンド図と、光エネルギーにお
ける電子の励起を模式的に示している。光エネルギーは、プランク定数 h、光速度 c、
振動数ν、波長λ、波数 kを用いて下記式で表わされる[4]。 








は、Si基板のリンドーピング濃度を 1E15 cm-3とすれば、以下の通り計算される。 
   )/ln( DcFC NNkTEE =−  
)(27.0 eV=           (3.28) 
ここで、Ncは伝導帯における有効状態密度であり、Siにおいて 2.86×1019 cm-3を代入
した。また、室温 300 K において、不純物は完全にイオン化していると考えドナー濃















































































図 3-43 N型基板、酸化膜、金属によるエネルギーバンド図と 
    エネルギーギャップ、赤外光による励起エネルギー計算結果 





















































































































3. 7 第 3章結論 
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第４章  高耐圧横型拡散MOSFET 
高信頼化の検討 
 
4. 1 目的 
 第 2章の研究において、高出力性能を得た Pチャネル LDMOSFETにおいて、高温・







 1. 高電界、高温条件下において、Si 内部でのインパクトイオンが発生し、電子・正
孔対が生成される。(電子の生成)  
 2. 縦方向の電界により、電子が酸化膜/Si界面にトラップされる。 (電子トラップ) 















4. 2 赤外吸収分光法による酸化膜/Si 界面電子トラップの臨界
条件の導出 
4. 2.1 赤外吸収分光法による臨界条件導出の手法  













































4. 2.2 評価結果と臨界条件の導出 
 図 4-2に、ストレス印加電圧に対するストレス後の残存ピーク強度(1435cm-1)の評価
結果を示す。第 3章にて用いたサンプルと同一の、酸化膜厚 80nmのMOS構造有する
N型基板に対し、10, 15, 20, 27.5, 40 Vの電圧ストレスを 45分間印加した。ここで、












































































































図 4-2 ストレス電圧に対する残存赤外吸収ピーク強度の実測結果 











































































































 図 4-4に、電圧印加による断面と、酸化膜/Si境界から 5nm深さにおける蓄積電子濃
度と印加電圧の相関を導出した結果を示す。電圧印加に伴って縦方向電界強度は上昇し、















































 ・界面電界強度：3.0E5  V/cm 






























































図 4-6は、ゲートプレート長が 1.5(規格化長)の構造から、その長さを 4.5(規格長)に
伸ばした改良構造での衝突電離による電子生成濃度のプロファイルと、等電位線分布プ
ロファイルをシミュレーションした結果である。ここで、印加した電圧は高電圧・高温








図 4-6 Pチャネル LDMOSFET 電子生成率と、 
    等電位線分布のシミュレーション結果 
    (a) ゲートプレート長:1.5 (b) ゲートプレート長:4.5 
200 V 0 V200 V 0 V
Max: 2.5E19/cm3・sec Max: 1.5E19/cm3・sec
40%低下
400 K 400 K
電子の生成率 (シミュレーション)
200 V 0 V200 V 0 V








図 4-7は、ゲートプレート長規格化長 1.5において、LOCOS酸化膜/Si界面から 5 nm
下方におけるドリフト領域内部の電子生成濃度と電界強度を横方向(A-A’断面)にて抽
出した結果である。また同図において、第 3章にて導出した、電子臨界トラップ条件で

























































図 4-7 Pチャネル LDMOSFET ( ゲートプレート長:1.5)における  
Si表面の生成電子濃度、垂直電界強度のシミュレーション結果 

















































































































































































































































































































































































4. 5 試作結果と効果 
 図 4-10に、ゲートプレート長を最適化した構造(規格化長 4.5)における、オン抵抗変
動率の高電圧・高温累積ストレス時間依存性、実測結果を示す。また同図において、ゲ
ートプレート規格化長 1.5、3.0 における評価結果を示す。ここで、印加した高電圧・
高温ストレスは、ソース－ドレイン間電圧 200 V、温度 400 Kである。また、サンプリ







































4.5   (最適化長)
(従来構造)
ストレス: 125 degC, 200 V
実測結果
図 4-11 改良型 Pチャネル LDMOSFETにおける飽和電流性能変動率の 
高電圧・高温ストレス時間依存性 

























 図 4-11に、ゲートプレート長を最適化した構造(規格化長 4.5)における、飽和性能の
変動率の高電圧・高温累積ストレス時間依存性、実測結果を示す。ここで、サンプリン

























図 4-12  Pチャネル LDMOSFETにおける高電圧・高温ストレス前後の 
ゲートドレイン間容量特性  










































































































性能 (オン抵抗と耐圧、第2章) 特性経時変動 (第3,4章)





















4. 6 第 4章結論 
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第５章  高電圧ゲート駆動型 LDMOSFETの 
実現性検証 
 































  1. 従来回路で必要とされていたラッチ回路における電圧クランプ用のダイオード、
及び容量素子を削除可能 































































































VG VDS VG VDS
図 5-2 従来型(左図)、高電圧ゲート駆動型(右図)LDMOSFETの断面図 
 
図 5-3 従来型(左図)、高電圧ゲート駆動型(右図)LDMOSFETでの 

















5. 2 ゲート酸化膜の高耐圧化に関する課題 
 図 5-4 は、高電圧ゲート駆動型 LDMOSFET においてゲート－ソース間に電圧を印
加し、ゲートリーク特性を評価した結果である。ここで評価した構造は、ゲート酸化膜
に、LOCOSを適用し、ウェルには N型層を、ソースには P型層を導入した Pチャネ
ル高電圧ゲート駆動型 LDMOSFET である。また、特性評価は、室温条件下にて、ソ
ース電位を 0 Vに固定し、ゲート電位を所定の電源を用いて上下させることでリーク電
流を観測した。ゲート電位を 0 Vから負側に上昇させると、印加電圧 150 V以上の条

































































































































































Ta = 25 degC
図 5-5 高電圧ゲート駆動型 Pチャネル LDMOSFETの 
 ゲート酸化膜耐圧評価手法 
















































































































































VGS 印加後 (0～-400 V)
初期状態





図 5-8 ゲート酸化膜トラップのモデル回路(Ref.[3])と、 注入電荷量と 
スイッチングスル―レートの関係、回路シミュレーション結果 









5. 3 フッ素インプラによる酸化膜電荷トラップ抑制構造の構築 
 図 5-10は、対策を検討した Pチャネル高電圧ゲート駆動型 LDMOSFETの製造フロ
ー、及び検討したプロセス対策を示す。本素子は、ゲート絶縁膜及びフィールド絶縁膜





型層、N 型層を形成した後、絶縁分離層である DTI を形成する。そして配線絶縁層で
ある ILD(Inter Layer Dielectric)絶縁層を堆積した後、ビア及び配線層を形成し、Pチ
ャネル高電圧ゲート駆動型 LDMOSFET は完成する。ここで、ILD 層において、含有












図 5-10 高電圧ゲート駆動型 LDMOSFETのプロセスフロー 
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膜は、熱分解による化学反応によって薄膜堆積 (CVD; Chemical Vapor Deposition)す
る製造手法に寄る膜であり、含有する水素、及び水分は、PE-TEOS 膜、HDP 膜に対









































図 5-11 HTO, PE-TEOS, HDP膜の TDS実測結果 
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 図 5-13 は、フッ素インプラの実施してない従来のゲート酸化膜、及び実施したゲー
ト酸化膜において、原子成分分析(TEM-EDX; Transmission Electron Microscope - 


















































































































図 5-13 高電圧ゲート駆動型 LDMOSFETにおけるゲート酸化膜 
フッ素インプラ適用有無構造での TEM像と EDX結果 
左図：フッ素インプラ未適用 (従来) 
右図：フッ素インプラ適用 (140 keV, 5E15 cm-2) 
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5. 4 試作結果と効果 





 図 5-15 は、スイッチング時間に対するゲート酸化膜破壊電圧を、フッ素インプラ導
入構造にて実測した結果を示す。未対策構造においては、スイッチング時間を 100,000 
nsec.から 30 nsec.と高速化した評価条件とすることで、約 120 Vの破壊電圧の低下が
観測されていたが、フッ素インプラによる対策を施した構造においては、破壊電圧の低

























































 図 5-16 は、ゲート-ソース間の高電圧、高温ストレスに対する、Vthシフト量の実測
結果を示す。ストレス電圧は Pチャネル高電圧ゲート駆動型 LDMOSFETにおいて、















































































図 5-15 高電圧ゲート駆動型 Pチャネル LDMOSFET、フッ素インプラ適用仕様の 
高速スイッチング時ゲート酸化膜耐圧、実測結果 

























VGS = -200 V
VGS = -100 V
VGS = 0 V



















VGS = 250 V
VGS = 200 V
VGS =100 V
VGS = 0 V





図 5-17 高電圧ゲート駆動型Nチャネル LDMOSFET、ID-VDS特性 
     実測結果 
図 5-18 高電圧ゲート駆動型 Pチャネル LDMOSFET、ID-VDS特性 













 図 5-19は、Nチャネル高電圧ゲート駆動型 LDMOSFETにおいて得られた単位面積
当たりのオン抵抗とオフ耐圧をプロットした実測結果である。ここで、ゲート駆動電圧


































上: VGS = 50V
下: VGS = 250 V
図 5-19 高電圧ゲート駆動型Nチャネル LDMOSFET、 






どの 5V ゲート駆動型 LDMOSFET よりも単位面積あたりのオン抵抗が低く、Si 限界















パラメータ 単位 値 備考
BVoff
(P / N)
[V] -370 / 410
BVox
(P / N)










10 年, duty = 1 %, 
VGS= |300| V, 
Ta = 125 degC
Ron,sp
(P / N)
[mΩ・mm2] 11,000 / 1,845




[A/mm] 3.5e-14 / 2.8e-14
本プロセスに含まれる
素子一覧
NLDMOS FET (Gate: 5V, Drain: 300V)
CMOS FETS (5V)
Diode (Zener, 5V, 300V)
Resistor (Poly-Si, Diffusion)
Capacitor (Gate-oxide)
表 5-1 開発したプロセスが混載するデバイス種一覧 
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5. 5 新型送受信モード切替スイッチ機能 ICの性能 































































図 5-20 適用回路の入力、出力信号 








 図 5-20は、試作したスイッチ回路の出力性能を示す。5 Vの低電圧入力信号に対し、
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ス学会である ISPSD(International Symposium on Power Semiconductors & ICs)に












高い高耐圧 LDMOSFET を実現した。本論文は、その研究成果を纏めたもので、全 6
章より成る。 

































































































































 第 6章は結論である。研究成果を纏め、総括している。 
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